blog

blog

ブロック図

ブロック図 CPU全体のブロック図です。データバスを介して各ユニットが接続されています。まず左側から、AレジスタとBレジスタがALUに繋がっており、ALUはA,Bレジスタの値を演算します。ALUには演算結果によってセットされるフラグ...
blog

命令デコーダ設計できた

命令デコーダ設計できた verilog上ですが命令デコーダできましたです。というか命令デコーダを含めたCPUの制御ユニットを作りました。(まだデバックしてないですが)1クロックで1命令であるならば必要ないのですが、命令実行にいくつか...
blog

verilogでシミュレーションする

verilogでシミュレーションする 前作のTTM4は命令デコーダの部分だけシミュレートしましたが、それ以外は特に使わず、まず紙に書いてそれからブレットボードで不安なところ実験して、そして回路図書いて基板図かいて基板届いてデバックし...
blog

次なるCPUを設計しています

次なるCPUを設計しています 以前、TTM4というCPUを設計、製作いたしまして恐縮ながらスイッチサイエンスさんで委託販売させて頂きました。趣味の延長で創ったものでしたが、(もちろん販売すると決めた時から販売用に設計しています。)予...
タイトルとURLをコピーしました